| |
| FPGA應(yīng)用設(shè)計(jì)就業(yè)班招生簡(jiǎn)章 |
入學(xué)要求: |
理工科類專科（包括專科）以上學(xué)歷，有C語(yǔ)言硬件電路基礎(chǔ)，通過(guò)入學(xué)測(cè)驗(yàn)。 |
|
就業(yè)承諾 |
1. 培訓(xùn)合格學(xué)員可提供就業(yè)保障；
2. 對(duì)學(xué)員進(jìn)行職業(yè)素養(yǎng)教育；根據(jù)學(xué)院實(shí)際情況建立學(xué)員就業(yè)檔案，確保準(zhǔn)確的為學(xué)員提供就業(yè)服務(wù)，保證就業(yè)質(zhì)量。 |
| 教學(xué)質(zhì)量保障 |
◆ 我們采用3.0的教學(xué)方式，教學(xué)過(guò)程中特別注重實(shí)驗(yàn)教學(xué)，讓學(xué)員在實(shí)踐中迅速提高；
◆ 提供學(xué)員職業(yè)素養(yǎng)教育；
◆ 培訓(xùn)合格學(xué)員可提供就業(yè)保障;
◆ 培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
◆ 培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果 |
|
開(kāi)課時(shí)間 |
課時(shí)：脫產(chǎn)學(xué)習(xí)1個(gè)月（周六、周日休息），每天4個(gè)學(xué)時(shí)；開(kāi)課時(shí)間：2025年11月17日..合作共贏....實(shí)用實(shí)戰(zhàn)....實(shí)戰(zhàn)培訓(xùn)....用心服務(wù)..........--即將開(kāi)課--......................
詳情請(qǐng)聯(lián)系負(fù)責(zé)老師：021-51875830 趙老師 手機(jī)：15921673576 |
|
上課地點(diǎn)： |
| 上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站)
【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路)
【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） |
|
學(xué)費(fèi)優(yōu)惠措施 |
| 兩人同時(shí)報(bào)名，享受95折優(yōu)惠；三人及三人以上同時(shí)報(bào)名，享受9折優(yōu)惠。 |
各階段課程安排說(shuō)明 |
● 課程目標(biāo)
通過(guò)本課程的系統(tǒng)學(xué)習(xí)，可以使學(xué)員由淺入深的掌握FPGA設(shè)計(jì)的方方面面，能夠獨(dú)立勝任FPGA系統(tǒng)硬件設(shè)計(jì)、邏輯設(shè)計(jì)和系統(tǒng)設(shè)計(jì)等方面的工作。課程目標(biāo)包括：
1. 精通電路設(shè)計(jì)EDA軟件的操作與使用；
2. 掌握FPGA核心電路以及外圍接口電路設(shè)計(jì)方法；
3. 掌握FPGA硬件電路的調(diào)試方法和技巧；
4. 精通硬件描述語(yǔ)言Verilog HDL的設(shè)計(jì)和仿真；
5. 精通基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方法；
6. 精通基于FPGA的信號(hào)處理系統(tǒng)設(shè)計(jì)方法；
7. 掌握基于FPGA的SoPC系統(tǒng)設(shè)計(jì)方法；
8. 掌握FPGA與其他處理器，如ARM、DSP等互聯(lián)系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)；
9. 掌握FPGA實(shí)際項(xiàng)目案例開(kāi)發(fā)流程。
◆ 免費(fèi)頒發(fā)證書(shū)：嵌入式學(xué)院《FPGA系統(tǒng)設(shè)計(jì)工程師證書(shū)》◆ |
|
第一階段：FPGA硬件設(shè)計(jì)工程師 |
◆課程目標(biāo)
- 職場(chǎng)定位：Hardware Development Engineer for FPGA
- 本期目標(biāo)：FPGA系統(tǒng)設(shè)計(jì)是現(xiàn)在最熱門的嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域之一。和DSP和ARM系統(tǒng)設(shè)計(jì)相比，F(xiàn)PGA系統(tǒng)設(shè)計(jì)更接近底層硬件電路，因此清晰的硬件系統(tǒng)概念在FPGA設(shè)計(jì)中起著至關(guān)重要的作用。一個(gè)精通硬件電路原理的工程師，可以更快的進(jìn)入FPGA系統(tǒng)的邏輯設(shè)計(jì)工作，而且可以設(shè)計(jì)出更適合硬件實(shí)現(xiàn)的HDL代碼。本階段學(xué)習(xí)目標(biāo)是掌握FPGA硬件電路的基本知識(shí)、設(shè)計(jì)方法和調(diào)試技巧，并熟練掌握FPGA開(kāi)發(fā)的軟件環(huán)境，為將來(lái)的邏輯設(shè)計(jì)工作打好基礎(chǔ)。
| 序號(hào) |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 1 |
FPGA開(kāi)發(fā)環(huán)境
（QuartusII） |
本課程從零起點(diǎn)，講解QuartusII軟件開(kāi)發(fā)系統(tǒng)的功能和安裝方法，詳細(xì)介紹QuartusII下的基本操作、管理配置和編輯器。
通過(guò)實(shí)驗(yàn)，掌握QuartusII軟件環(huán)境中代碼輸入、編譯、仿真、下載和調(diào)試的方法和技巧。 |
精通 |
| 2 |
硬件描述語(yǔ)言入門
（Verilog HDL） |
硬件描述語(yǔ)言（HDL）是FPGA設(shè)計(jì)中最重要的基礎(chǔ)。本課程將從零開(kāi)始，通過(guò)大量編程實(shí)例重點(diǎn)講解Verilog HDL語(yǔ)言的基本語(yǔ)法，常用語(yǔ)句和典型結(jié)構(gòu)等知識(shí)。 |
精通 |
| 3 |
FPGA硬件電路設(shè)計(jì)基礎(chǔ) |
本課程主要讓學(xué)員了解FPGA系統(tǒng)的硬件電路設(shè)計(jì)，通過(guò)對(duì)典型系統(tǒng)的拆解分析，掌握FPGA硬件最小系統(tǒng)設(shè)計(jì)的關(guān)鍵知識(shí)點(diǎn)。掌握電路設(shè)計(jì)常用軟件OrCAD和Protel的使用方法。 |
掌握 |
|
|
第二階段：FPGA/IC邏輯設(shè)計(jì)工程師 |
| ● 課程目標(biāo)
- 職場(chǎng)定位：Logic Design Engineer for FPGA/IC
- 本期目標(biāo)：參加本期培訓(xùn)的學(xué)員應(yīng)該掌握Verilog HDL硬件語(yǔ)言編程技巧，具備FPGA系統(tǒng)設(shè)計(jì)的硬件基礎(chǔ)知識(shí)。邏輯設(shè)計(jì)是FPGA設(shè)計(jì)和IC設(shè)計(jì)中最重要的一部分，也是就業(yè)面很廣的一部分。本期學(xué)習(xí)的主要目標(biāo)是精通FPGA和IC的邏輯設(shè)計(jì)，精通FPGA開(kāi)發(fā)流程，強(qiáng)化學(xué)員對(duì)硬件描述語(yǔ)言（Verilog
HDL）的理解和編碼調(diào)試的能力，同時(shí)掌握復(fù)雜FPGA系統(tǒng)的結(jié)構(gòu)設(shè)計(jì)方法。
| 序號(hào) |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 4 |
Verilog
HDL語(yǔ)言高級(jí)編程技術(shù) |
HDL語(yǔ)言編程FPGA系統(tǒng)開(kāi)發(fā)中最重要的一部分，也是就業(yè)面最廣的方向。本課程的主要目標(biāo)是精通FPGA/IC的邏輯程序設(shè)計(jì)，精通Verilog
HDL開(kāi)發(fā)環(huán)境，強(qiáng)化學(xué)員對(duì)Verilog HDL的理解和編碼調(diào)試的能力，包括系統(tǒng)仿真驗(yàn)證、測(cè)試臺(tái)程序設(shè)計(jì)、任務(wù)、函數(shù)、有限狀態(tài)機(jī)以及并行流水結(jié)構(gòu)的設(shè)計(jì)。 |
精通 |
| 5 |
基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) |
數(shù)據(jù)采集領(lǐng)域是FPGA最主要的應(yīng)用領(lǐng)域，
本課程將教會(huì)學(xué)員如何從零開(kāi)始設(shè)計(jì)一個(gè)基于FPGA的數(shù)據(jù)采集系統(tǒng)，內(nèi)容包括AD芯片的選擇、FPGA芯片選型、硬件電路設(shè)、FPGA采集程序設(shè)計(jì)和調(diào)試等。 |
掌握 |
| 6 |
基于FPGA的數(shù)字信號(hào)處理（DSP）系統(tǒng)設(shè)計(jì) |
數(shù)字信號(hào)處理（DSP）是FPGA的一個(gè)新興的應(yīng)用領(lǐng)域，F(xiàn)PGA可以替換傳統(tǒng)的DSP芯片或者高性能的CPU來(lái)完成數(shù)字信號(hào)的處理算法。本課程將教會(huì)學(xué)員在FPGA芯片上從零開(kāi)始構(gòu)建一個(gè)高性能的數(shù)字信號(hào)處理系統(tǒng)。內(nèi)容包括算法的優(yōu)化策略和方法、硬件乘法器IP的使用、并行流水結(jié)構(gòu)設(shè)計(jì)、復(fù)雜系統(tǒng)的仿真驗(yàn)證方法、在線調(diào)試等整個(gè)流程。 |
了解 |
| 7 |
基于FPGA的SoPC系統(tǒng)設(shè)計(jì) |
介紹基于FPGA的SoPC系統(tǒng)相關(guān)概念及開(kāi)發(fā)流程，掌握NIOSII軟核處理器的構(gòu)建和裁減方法以及NIOSII下軟件設(shè)計(jì)流程。了解NIOSII外設(shè)驅(qū)動(dòng)涉及到的關(guān)鍵技術(shù)點(diǎn)，并重點(diǎn)學(xué)習(xí)用戶自定義指令設(shè)計(jì)和自定義外設(shè)的驅(qū)動(dòng)開(kāi)發(fā)。 |
掌握 |
|
|
|
第三階段：FPGA系統(tǒng)設(shè)計(jì)工程師 |
● 課程目標(biāo)
- 職場(chǎng)定位：FPGA System Design Engineer
- 本期目標(biāo)：參加本期培訓(xùn)的學(xué)員應(yīng)該掌握FPGA應(yīng)用開(kāi)發(fā)和系統(tǒng)開(kāi)發(fā)能力。本期學(xué)習(xí)的主要目標(biāo)是掌握基于FPGA的產(chǎn)品開(kāi)發(fā)從需求分析到詳細(xì)設(shè)計(jì)整個(gè)過(guò)程的開(kāi)發(fā)內(nèi)容，深入掌握Verilog
HDL程序開(kāi)發(fā)技巧，能夠熟練的根據(jù)時(shí)序設(shè)計(jì)出電路。另外，本期課程還會(huì)讓學(xué)員了解另外兩個(gè)比較重要的嵌入式系統(tǒng)硬件平臺(tái)：DSP和ARM，使學(xué)員在掌握FPGA的同時(shí)，也了解其他嵌入式系統(tǒng)硬件平臺(tái)的開(kāi)發(fā)方法，拓展學(xué)員的知識(shí)面，豐富學(xué)員的知識(shí)結(jié)構(gòu)。最后，本期將花一周時(shí)間，重點(diǎn)讓學(xué)員從零開(kāi)始完整完成一個(gè)真實(shí)項(xiàng)目的設(shè)計(jì)，使學(xué)員在鞏固所學(xué)內(nèi)容的同時(shí)，迅速積累項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)，真正成為符合企業(yè)需求的FPGA開(kāi)發(fā)人才。另外，通過(guò)實(shí)際項(xiàng)目案例，可以對(duì)學(xué)員知識(shí)薄弱環(huán)節(jié)進(jìn)行重點(diǎn)加強(qiáng)。目前學(xué)員在嵌入式學(xué)院可完成的真實(shí)項(xiàng)目包括：高速PCI數(shù)據(jù)采集卡、視頻信號(hào)捕捉測(cè)試卡、視頻圖像處理芯片原型，學(xué)員可在嵌入式學(xué)院學(xué)習(xí)期間獨(dú)立完成其中一個(gè)項(xiàng)目，其他項(xiàng)目可在結(jié)業(yè)后完成，學(xué)院提供相關(guān)源碼和文檔。
-
| 序號(hào) |
課程名稱 |
課程內(nèi)容 |
掌握要求 |
| 8 |
FPGA與其他處理器協(xié)同系統(tǒng)的設(shè)計(jì) |
DSP和ARM是目前另外兩個(gè)最主流的嵌入式硬件平臺(tái)，嵌入式學(xué)院利用自身在這兩種硬件系統(tǒng)方面的教學(xué)優(yōu)勢(shì)，使學(xué)員了解這兩種硬件系統(tǒng)應(yīng)用開(kāi)發(fā)和系統(tǒng)開(kāi)發(fā)的特點(diǎn)，并對(duì)比FPGA操作系統(tǒng)，讓學(xué)員了解目前主流嵌入式硬件平臺(tái)的異同點(diǎn)，增進(jìn)對(duì)嵌入式硬件系統(tǒng)開(kāi)發(fā)的理解，拓展學(xué)員知識(shí)面，增加就業(yè)渠道。 |
了解 |
| 9 |
FPGA項(xiàng)目實(shí)踐 |
本課程將通過(guò)一個(gè)真實(shí)完整的項(xiàng)目案例，讓學(xué)員了解真實(shí)項(xiàng)目的開(kāi)發(fā)流程，讓學(xué)員知道如何將所學(xué)知識(shí)應(yīng)用到項(xiàng)目開(kāi)發(fā)中。本課程將模擬真實(shí)項(xiàng)目的管理過(guò)程，培養(yǎng)學(xué)員項(xiàng)目團(tuán)隊(duì)協(xié)同開(kāi)發(fā)能力，項(xiàng)目文檔編寫(xiě)能力和新知識(shí)的學(xué)習(xí)能力，為下一步就業(yè)做好知識(shí)上和心理上的充分準(zhǔn)備。目前學(xué)員在嵌入式學(xué)院可完成的真實(shí)項(xiàng)目包括：高速PCI數(shù)據(jù)采集卡、視頻信號(hào)捕捉測(cè)試卡、視頻圖像處理芯片選型
，學(xué)員可在嵌入式學(xué)院學(xué)習(xí)期間獨(dú)立完成其中一個(gè)項(xiàng)目，其他項(xiàng)目可在結(jié)業(yè)后完成。 |
掌握 |
|
首 頁(yè) 
DSP硬件開(kāi)發(fā)、系統(tǒng)開(kāi)發(fā)
總部李老師
